Rimuovere il piantone meccanico di sterzo apre la strada alla guida autonoma e a nuovi layout dell'abitacolo. Tuttavia, delega l'incolumità ai chip e al software. Analizziamo l'architettura funzionale di un sistema steer-by-wire ASIL-D fail-operational.
La centralina accoppia due core ARM Cortex-R52 operanti in lockstep. Entrambi eseguono la medesima istruzione al ciclo N. Un comparatore hardware monitora le uscite ciclo per ciclo: se un bit flip altera il core A, il circuito blocca il comando PWM errato in un solo ciclo di clock.